Contents ...
udn網路城邦
最新
熱門
FPGA - 使用Verilog設計SAP1(Control)
2014/12/24 13:56

module top( opcode,decodeout1,decodeout2,decodeout3,clk,reset);      input[3:0]  opcode;   input clk...

繼續閱讀...
瀏覽:508
迴響:0
推薦:0
FPGA - 使用Verilog設計電子鐘
2014/12/19 11:45

DIV3 module div3( q, reset, clk); output q; input clk,reset; reg [1:0] next; reg [1:0] q; always @(n...

繼續閱讀...
瀏覽:3,417
迴響:0
推薦:0