CubicPower 晶智能中心前瞻學院教材  晶片設計簡介-1

編著: 夏肇毅

初版: 2026/6/26

1.1 邏輯閘

邏輯閘（Logic Gate）是數位電路最基本的組成單元，也是所有數位系統建立的基礎。數位電路主要處理二元訊號，也就是只有0與1兩種狀態，通常代表低電位與高電位。邏輯閘利用電晶體組成不同的開關結構，依照輸入訊號決定輸出結果。常見邏輯閘包括AND、OR、NOT、NAND、NOR、XOR以及XNOR。AND閘只有所有輸入皆為1時輸出才為1；OR閘只要任一輸入為1便輸出1；NOT閘則負責反相，將1變成0、0變成1。NAND與NOR則分別為AND及OR的反相形式，在CMOS晶片中尤其重要，因為任何組合邏輯皆可利用NAND或NOR完成，因此稱為功能完整（Functional Complete）邏輯。XOR閘主要用於比較兩個位元是否不同，相同輸出0，不同輸出1，因此大量應用於加法器、錯誤檢查及加密運算。XNOR則代表相等比較，在比對器及驗證電路中十分常見。邏輯閘可利用真值表（Truth Table）描述其輸入與輸出的所有可能組合，也可利用布林代數表示，例如AND可表示為 $Y=A\cdot B$，OR可表示為 $Y=A+B$，NOT可表示為 $Y=\overline{A}$。設計大型數位系統時，工程師會先建立邏輯方程式，再透過EDA工具自動化合成為邏輯閘網路。CMOS技術利用PMOS與NMOS互補配置，大幅降低靜態功耗，使現代CPU、GPU、AI晶片皆建立於CMOS邏輯架構之上。理解邏輯閘不僅是學習數位電路的起點，也是後續學習組合邏輯、循序邏輯、處理器設計與系統晶片的重要基礎。

1.2 布林運算

布林運算（Boolean Algebra）是數位邏輯設計的重要數學基礎，由George Boole提出，其核心概念是以0與1表示真假，並利用邏輯運算描述電路行為。最基本的運算包括AND、OR及NOT，另外還可推導出NAND、NOR、XOR及XNOR等運算形式。布林代數具有交換律、結合律、分配律、吸收律及德摩根定律等重要性質。例如德摩根定律表示 $\overline{A+B}=\overline{A}\cdot\overline{B}$，以及 $\overline{A\cdot B}=\overline{A}+\overline{B}$，可協助工程師將邏輯式轉換為適合CMOS製作的形式。布林運算另一重要用途是化簡邏輯方程式，以減少所需邏輯閘數量，降低晶片面積、功耗及延遲。例如利用卡諾圖（Karnaugh Map）可以將多變數函數視覺化化簡，而更大型設計則使用Quine-McCluskey演算法及EDA自動最佳化工具。布林函數亦可表示組合邏輯，例如多工器、解碼器、編碼器、比較器等皆可由布林式推導而成。數位系統中的控制訊號、狀態判斷及流程控制也大量依賴布林運算。例如條件判斷可表示為 $F=(A+B)\cdot C$，代表只有C為真且A或B至少一個成立時輸出才成立。隨著積體電路規模增加，EDA工具會自動進行邏輯最佳化，但設計者仍須理解布林代數原理，才能判斷最佳架構並提升系統效率，因此布林運算是數位IC設計不可或缺的核心知識。

1.3 數位元件

數位元件是組成數位系統的基本模組，由各種邏輯閘進一步整合而成。常見元件包括多工器（MUX）、解多工器（DEMUX）、編碼器（Encoder）、解碼器（Decoder）、比較器（Comparator）、加法器（Adder）、減法器（Subtractor）、鎖存器（Latch）、正反器（Flip-Flop）、計數器（Counter）以及暫存器（Register）。其中加法器是CPU算術邏輯單元的重要基礎，全加器輸出可表示為 $S=A\oplus B\oplus C_{in}$，而進位輸出則依據輸入組合決定。Flip-Flop則具有記憶功能，可保存一個位元資料，是所有時序電路的重要核心。暫存器則由多個Flip-Flop組成，用於儲存多位元資料。計數器可依照時脈自動遞增或遞減，廣泛應用於計時、位址控制及控制器設計。MUX可從多組輸入中選擇一路輸出，而Decoder則將二進位輸入轉換為唯一輸出，在記憶體位址解碼中特別重要。隨著數位系統日益複雜，各元件皆可利用HDL描述，再經EDA工具合成。理解各種數位元件功能及其互相組合方式，是建立大型數位系統的重要能力，也是CPU、GPU及AI加速器設計的基礎。

1.4 電路基礎

電路基礎涵蓋數位電路設計所需的重要電子學概念，包括電壓、電流、電阻、電容、電感以及半導體元件特性。數位IC大多採用CMOS技術，其基本結構由PMOS與NMOS電晶體共同組成，透過互補導通降低功耗。時脈（Clock）是同步數位系統的重要控制訊號，各模組依據時脈邊緣同步更新資料，因此時脈品質直接影響系統穩定性。訊號在晶片中傳輸具有延遲，主要包括傳播延遲、建立時間（Setup Time）及保持時間（Hold Time），若設計不當可能造成時序違反。晶片供電電壓亦影響速度與功耗，動態功耗可近似表示為 $P=\alpha C V^2 f$，其中 $\alpha$ 為切換因子、$C$ 為負載電容、$V$ 為供應電壓、$f$ 為工作頻率。由公式可知，降低供電電壓可有效降低功耗，但也可能影響電路速度，因此設計時需兼顧效能與能源效率。此外，晶片佈局需考量寄生電容、寄生電阻及訊號完整性，以避免高速訊號失真。電路基礎亦包括噪聲容限、驅動能力、扇出（Fan-out）及扇入（Fan-in）等概念，皆會影響邏輯閘間的互連品質。建立扎實的電路基礎，有助於後續學習類比電路、時序分析、IC設計及先進製程等更高階主題。